arsenic 알쓰닉?

  • 홈
  • 태그
  • 방명록

capacity misses 1

Lecture 19: Memory Hierarchy - 3

경희대학교 김정욱 교수님의 컴퓨터 구조 수업을 기반으로 정리한 글입니다.Common Framework for Memory Hierarchy▶ cache / main memory TLB는 address를 mapping하는 정보밖에 없기 때문에, data를 포함한 캐시보다 작다. 용량이 클수록 miss rate가 낮다. 때문에 miss rate은 L1 > L2 > main memory ※ 용량 - L1: layer 1 cache Block Placement of Memory HierarchyQ1. Block이 어디에 위치할 수 있는가?▶ Direct mapped / Set associative / Fully associative ▶ Miss rate 확률 cache size가 증가할수록 miss rate 감..

CS/컴퓨터 구조 2024.12.15
이전
1
다음
더보기
프로필사진

arsenic 알쓰닉?

  • 분류 전체보기 (66) N
    • Security (12)
      • 정보보안 (4)
      • System Hacking (8)
    • Programming Language (0)
      • C (0)
    • CS (52) N
      • 운영체제 (5) N
      • 정보보호 (6)
      • 풀스택서비스네트워킹 (0)
      • 컴퓨터네트워크 (3)
      • 자료구조 (11)
      • 컴퓨터 구조 (18)
      • 소프트웨어 공학 (9)
    • Algorithm (0)
      • 바킹독의 실전 알고리즘 강의 (0)
      • BOJ (0)
    • DevOps (1)
      • Git (1)
      • Docker & Kubernetes (0)
      • AWS (0)
      • Linux (0)
    • 자격증 (1)
      • 리눅스마스터 2급 (1)
      • 정보보호관리사 (0)

Tag

array, memread, Branch, regwrite, XSS, xor, queue, Process, stack, http, direct-mapped cache, control signal, write-back, 일반화 관계, sql injection, Memory, amdahl's law, 연관 관계, computer architecture, linked structure,

최근글과 인기글

  • 최근글
  • 인기글

최근댓글

공지사항

페이스북 트위터 플러그인

  • Facebook
  • Twitter

Archives

Calendar

«   2025/05   »
일 월 화 수 목 금 토
1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30 31

방문자수Total

  • Today :
  • Yesterday :

Copyright © Kakao Corp. All rights reserved.

  • velog
  • github
  • Dreamhack

티스토리툴바